toilet

Chia sẻ - Mạch Nguồn Đầu 19V của DELL INSPIRON 3537 Core I5!

Thảo luận trong 'Điện tử công suất'

Đang xem chủ đề này ( Thành viên: 0, Khách: 0)

  1. Đăng 18/3/15 #1

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Phân Tích Mạch Nguồn Đầu Vào DELL INSPIRON 3537 Core I5
    Phan Minh Nhật - Trần Thiện Huân
    (Trung Tâm Đào Tạo Nghề TRÍ VĂN - www.daotaolaptop.edu.vn)

    DELL 3537 sử dụng công nghệ 1 chip, nghĩa là CPU – Chipset (bắc -nam) tích hợp chung vào 1 chip. Tuy nhiên, nguyên lý hoạt động của nguồn đầu vào thì kỹ sư cũng phải đảm bảo nguyên lý chung: khi máy chỉ sử adapter thì máy vẫn có điện thế nguồn đầu vào, khi máy chỉ sử dụng PIN thì máy vẫn có nguồn đầu vào, khi máy vừa sử dụng adapter vừa sử dụg PIN thì điện thế nguồn đầu vào phải lấy từ nhánh mạch adapter và khóa nhánh mạch PIN và khi dung lượng PIN thấp hơn mức thiết lập thì phải sạc dòng vào PIN. Lưu đố khối của nguồn đầu vào của main này là:

    [​IMG]

    Dựa vào lưu đồ khối này, chúng ta thấy rằng: điện thế nguồn đầu vào B+ có tồn tại hay không đều phụ thuộc hoàn toàn vào IC xạc pin BQ24717. Nghĩa là, muốn hiểu được nguyên lý mạch tạo ra nguồn đầu vào B+ này thì chúng ta phải hiểu nguyên lý hoạt động của IC sạc pin BQ24717.

    1. Nguyên lý hoạt động của IC sạc pin BQ24717

    Vì không tìm được datasheet free của BQ24717 nên chúng ta dựa vào datasheet của BQ24751 thì ta có sơ đồ mạch ứng dụng như sau:

    [​IMG]

    So sánh sơ đồ chân của 2 dòng BQ này chúng ta thấy BQ24717 không có các chân: CHGEN – LEARN và từ đó chúng ta cũng rút ra nguyên lý hoạt động của BQBQ24717 như sau:

    [​IMG]Nếu PVCC < 5V thì IC BQ24717 sẽ ở trạng thái cấm, nghĩa là 2 mosfet nguồn đầu vào Q1 – Q2 của nhánh adapter bị khóa và mosfet Q3 của nhánh pin cũng bị khóa.
    [​IMG]Nếu ACDET > 2,4V và PVCC > 5V, có adapter thì sau 500ms IC BQ24717 sẽ hoạt động như sau:

    • BQ24717 sẽ khóa mosfet bên trong nó để chân ACGOOD chuyển từ mức thấp sang mức cao.
    [​IMG]

    • Chân ACDRV ở mức thấp để 2 mosfet Q1 – Q2 ở trạng thái dẫn và chân BATDRV ở mức cao để mosfet Q3 ở trạng thái ngưng dẫn, như thế đã mở đường adapter nhưng khóa đường pin.
    [​IMG]

    • Quá trình sạc pin chỉ xảy ra khi thỏa các điều kiện:
    + Tín hiệu chân CHGEN ở mức thấp.

    + Điện thế của chân PVCC > điện thế ở chân UVLO.

    + Có cắm adapter vào main.

    + Điện thế của adapter cao hơn điện thế của pin 250mV.

    + Tín hiệu ở chân LEARN ở mức thấp.

    2. Phân tích nguồn đầu vào khi chỉ cắm adapter

    [​IMG]

    Khi cắm adaper vào thì dòng điện chạy qua cuộn dây PL1, sau đó tiếp tục chạy qua PQ701. Chúng ta sử dụng google để tìm hiểu cấu tạo bên trong PQ701 như sau:

    [​IMG]

    nghĩa là bên trong PQ701 có 2 mosfet kênh N mắc chung với nhau 2 chân S và 2 chân G. mạch được vẽ lại như sau:

    [​IMG]

    như vậy dòng từ adapter bị chặn lại bởi mosfet kênh N đầu tiên Q1, để Q1 dẫn thì Vgs(Q1) phải lớn hơn 2,4V.

    [​IMG]

    Theo sơ đồ mạch thì điều này được quyết định bởi IC BQ24717 thông qua 2 chân ACDRV(chân số 4) và CMSRC(chân số 3) sao cho điện thế tại chân ACDRV lớn hơn điện thế tại chân CMSRC là 2,4V, khi đó cả 2 mosfet kênh N là Q1 – Q2 bên trong PQ701 đều ở trạng thái dẫn và dòng từ adapter tiếp tục chạy qua điện trở PR702 và PL702 để tạo ra điện thế chờ CHG_B. Tuy nhiên, kỹ sư thiết kế của main này lại không sử dụng CHG_B làm điện thế nguồn đầu vào cấp cho hệ thống như những dòng của máy DELL trước đây mà lại sử dụng B+ như hình vẽ:

    [​IMG]

    Như vậy, với thiết kế như thế này thì chúng ta thấy rằng điện thế chờ B+ chỉ có khi IC xạc pin PU701 phải nhả xung cho cặp mosfet (PQ703 – PQ704 – PQ705) phối hợp với mạch LC(PL701 – PC714//PC718) để chuyển điện thế CHG_B+ thành điện thế nguồn đầu vào B+.

    Nhận xét, khi main mất nguồn đầu vào B+ thì chúng ta phải lưu ý đến IC sạc pin BQ24717 và mạch chuyển đổi điện thế CHG_B+ thành nguồn đầu vào B+.

    3. Phân tích nguồn đầu vào khi chỉ cắm PIN

    [​IMG]

    Dòng từ PIN sẽ chạy qua cuộn dây PL3 tạo ra điện thế BATT+, sau đó dòng tiếp tục chạy qua diod bên của mosfet PQ702 và điện trở PR716 để tạo ra điện thế nguồn đầu vào B+ từ PIN.

    Lưu ý, khi chúng ta kích cho main chạy thì main sẽ rút dòng rất lớn, lúc này diod bên trong mosfet PQ702 sẽ chịu dòng rất lớn và PQ702 nóng lên dễ hỏng. Để giải quyết vấn đề này, kỹ sư thiết kế cho mosfet kênh P (PQ702) cũng phải tự động ở trạng dẫn trong trường hợp này, nghĩa là Vgs của PQ702 phải nhỏ hơn -2,4V. Theo sơ đồ mạch thì chân G của PQ702 phải ở mức thấp và điều này chỉ xảy ra khi IC xạc pin PU701 phải điều khiển tín hiệu BATDRV(chân số 11) ở mức thấp.

    Như vậy, khi PU701 nhận diện không có adapter thì PU701 sẽ điều khiển chân BATDRV(chân số 11) ở mức thấp, lúc này mạch điện sẽ đảm bảo nguồn từ PIN sang điện thế đầu vào B+.

    4. Phân tích nguồn đầu vào vừa cắm PIN vừa cắm ADAPTER

    Vấn đề đặt ra, khi gắng adapter không thì mạch vẫn tự động tạo ra điện thế nguồn đầu vào B+, khi gắng PIN không thôi thì mạch cũng tự động tạo ra điện thế nguồn đầu vào B+, nếu vậy chẳng lẽ gắng adapter và pin cùng lúc thì điện thế nguồn đầu vào B+ đều được nhận dòng cả 2 nhánh này. Nếu như vậy thì vô lý, vì theo yêu cầu thiết kế thì trong trường hợp này điện thế nguồn đầu vào B+ phải lấy từ nhánh adapter và khóa nhánh PIN. Nghĩa là, với mạch được thiết kế như trên là chính xác vì main đã chạy đúng như mong muốn và vấn đề là chúng ta hiểu chưa đúng về 2 mạch này?

    Như chúng ta đã biết, điện ra của adapter thường là 19V còn PIN thường 10V, chính điều này đã làm cho diod bên trong PQ702 phân cực ngược, nghĩa là đã khóa dòng chạy trực tiếp từ PIN qua PQ702. Ở đây còn 1 vấn đề chúng ta cần lưu ý:

    • Nếu lúc này PU701 điều khiển chân BATDRV(chân số 11) ở mức thấp thì rất nguy hiểm, vì mạch sẽ làm cho mosfet PQ702 ở trạng thái dẫn, tức là D và S thông nhau, khi đó dòng sẽ chạy từ nơi có điện thế cao sang nơi có điện thế thấp, hay nói cách khác là PIN lúc này sẽ luôn có dòng chạy vào.
    • Nếu PU701 điều khiển chân BATDRV(chân số 11) ở mức cao thì mạch hoạt động đúng như mong muốn, tức là mosfet PQ702 sẽ ở trạng thái ngưng dẫn vì Vgs(PQ702) = 0 > -2,4V. Như vậy, mạch đã khóa hoàn toàn đường PIN và điện thế nguồn đầu vào B+ chỉ lấy từ nhánh adapter.
    Nếu mạch đã khóa đường PIN hoàn toàn rồi làm sao máy chúng ta sạc PIN được nếu dung lượng của pin thấp hơn quy định đã thiết lập?

    Như phân tích ở trên thì để sạc pin thì bắt buộc ic sạc pin PU701 phải điều khiển chân BATDRV(chân số 11) ở mức thấp.

    Tuy nhiên, ở đây có câu hỏi đặt ra: chẳng lẻ lúc nào mạch này cũng hoạt động và cấp nguồn liên tục cho PIN? Trong khi đó theo thiết kế thì chỉ khi nào dung lượng PIN dưới mức thiết lập thì mới sạc PIN, nghĩa là mạch điều khiển PIN phải biết dung lượng thực tế của PIN. Để giải quyết vấn đề này thì chúng ta cần chú ý, bên trong PIN có 1 rom lưu thông tin về dung lượng pin và giao tiếp với bên ngoài thông qua 2 đường tín hiệu EC_SMD_CK1 và EC_SMB_DA1. Thường 2 đường tín hiệu này, kỹ sư sẽ đưa về IO hoặc IC sạc PIN hoặc cả hai, trong main này thì kỹ sư thiết kế đưa về cả hai.

    [​IMG]

    Nếu vậy thì IC sạc pin BQ24717 dựa vào 2 đường tín hiệu EC_SMD_CK1 và EC_SMB_DA1 để điều khiển chân BATDRV ở mức thấp khi cần sạc pin và ở mức cao khi không cần sạc pin.

    (Nguồn tham khảo: Tai lieu huong dan sua chua laptop nang cao)
    thanh_nhanbk, daotruongpro, phunghe2 others thích bài này.
    #1
  2. Đăng 18/3/15 #2

    huunho Thạc sỹ

    Số bài viết: 3,058
    Đã được thích: 1,376
    Chào bạn, bạn cho mình hỏi: có phải laptop càng nhiều IC thì càng tốn điện và đắt tiền? càng ít ic thì càng rẻ và tiết kiệm điện?
    Lọa laptop dell 2013 chỉ dùng 1 CPU mà không có chíp bắc nam thì thời lượng pin là bao lâu? và máy dùng 2 chip, 3chip thời lượng pin bao lâu?
    #2
  3. Đăng 18/3/15 #3

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Chào bạn,
    Vấn đề tiêu thụ năng lượng thì suy luận như bạn là hợp lý còn giá cả thì mình không chắc. Việc tích hợp được nhiều ic là do sự phát triển của ngành công nghệ bán dẫn hiện tại, điều này giải quyết được diện tích board mạch trên main và năng lượng tiết kiệm nhưng hiệu suất xử lý thì cũng chưa phải là tối ưu.
    luan1969huunho thích bài này.
    #3
  4. Đăng 19/3/15 #4

    Trauvanght Học sinh trung cấp

    Số bài viết: 29
    Đã được thích: 4
    Có thể nghiên cứu sơ đồ mạch thay thế được ko thớt?
    #4
  5. Đăng 20/3/15 #5

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Chào bạn,

    Theo mình đọc schematic của các hãng khác nhau thì các kỹ sư của mỗi hãng cũng có sáng tạo ra nhiều cách điều khiển nguồn đầu vào của main laptop. Nếu để sửa nguồn main LAPTOP thì nên đọc để hiểu và khắc phục sự cố, nếu muốn nghiên cứu sơ đồ để thay thế thì không nên làm vì nếu có sáng tạo được chúng ta cũng không thể áp dụng vào cho main LAPTOP.

    Huan-chipset.
    Trauvanghtyeuthichdientu thích bài này.
    #5
  6. Đăng 20/3/15 #6

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Chào bạn,

    Bạn có thể xem nhiều dạng mạch kiểu này mà các kỹ sư của hãng TOSHIBA đã thiết kế cho LAPTOP từ năm 2002 - 2010.
    Tong Hop Mach Nguon Dau Vao Cua Hang TOSHIBA (2002 - 2010)

    Huân-chipset.
    luan1969Trauvanght thích bài này.
    #6
  7. Đăng 21/3/15 #7

    Trauvanght Học sinh trung cấp

    Số bài viết: 29
    Đã được thích: 4
    #7
  8. Đăng 10/4/15 #8

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Phân Tích Mạch Nguồn Đầu Vào Cho Laptop HP CQ41
    Phan Minh Nhật1, 2– Trần Thiện Huân2– Nguyễn Phước Nhàn1, 2
    1 Trung Tâm Sửa Chữa LAPTOP – IPAD – MACBOOK –www.suachualaptop.com
    2 Trung Tâm Đào Tạo Nghề TRÍ VĂN –www.daotaolaptop.edu.vn


    Nguyên lý chung khi thiếtkế mạch nguồn đầu vào cho LAPTOP mà kỹ sư các hãng phải lưu ý: khi máy chỉ sử adapter thì máy vẫn có điện thế nguồn đầu vào, khi máy chỉ sử dụng PIN thì máy vẫn có nguồn đầu vào, khi máy vừa sử dụng adapter vừa sử dụg PIN thì điện thế nguồn đầu vào phải lấy từ nhánh mạch adapter và khóa nhánh mạch PIN và khi dung lượng PIN thấp hơn mức thiết lập thì phải sạc dòng vào PIN.

    1. Phân tích nguồn đầu vào khi chỉ cắm adapter
    1.1 sơ đồ nguyên lý chung
    [​IMG]
    Khi cắm adaper vào thì dòng điện chạy qua cuộn dây PL1, sau đó tiếp tục chạy qua mosfet kênh P (PQ101) thông qua diod mắc ngược bên trong PQ101. Sau đó, dòng bị chặn lại ở điểm P2 do mosfet kênh P (PQ103). Muốn có điện thế chờ B+ thì mosfet PQ103 phải ở trạng thái dẫn. Tuy nhiên, nếu PQ103 ở trạng thái dẫn thì khi kích nguồn cho main chạy thì PQ101 sẽ nóng và gây mất nguồn chờ B+. Nghĩa là, nếu muốn cắm adapter và main có nguồn chờ B+ thì kỹ sư phải thiết kế PQ101 và PQ103 phải ở trạng thái dẫn.
    Lưu ý: điều kiện để mosfet kênh P ở trạng thái dẫn là VGS=VG-VS<-2,4V
    Vậy chúng ta tiếp tục phân tích xem trong trường hợp này kỹ sư thiết kế thế nào?
    [​IMG]
    Điện thế tại chân G của mosfet PQ103 được phân cực bởi cầu chia thế PR106 – PR109 và bị kiểm soát bởi PQ109B, nghĩa là PQ109B ở trạng thái dẫn thì điện thế tại chân G của PQ103 là:
    [​IMG]
    Khi đó điện thế VGS của mosfet PQ103 là:
    [​IMG]
    suy ra:
    [​IMG]
    nghĩa là mosfet PQ103 ở trạng thái dẫn.
    Tuy nhiên ở đây có vấn đề là khi ta bật công tắt nguồn thì main sẽ hoạt động và rút dòng rất lớn, và mosfet PQ101 cần phải ở trạng thái dẫn để giảm dòng phải chạy qua diod bên trong PQ101. Theo sơ đồ mạch thì kỹ sư đã thiết kế chân G của PQ101 cũng nối chung với chân G của PQ103, nghĩa là khi PQ103 ở trạng thái dẫn thì PQ101 cũng ở trạng thái dẫn.
    Nhận xét, với thiết kế như vậy thì chỉ cần tín hiệu PACIN ở mức cao và ACOFF# ở mức cao thì khi cắm adapter vào là chúng ta sẽ có nguồn điện thế chờ B+ khoảng 19V. Câu hỏi tiếp theo là hai tín hiệu PACIN và ACOFF# do ai điều khiển?
    1.2 Mạch tạo hai tín hiệu PACIN

    [​IMG]
    Nguyên lý hoạt động của op-amp khi đóng vai trò là mạch so sánh như sau:
    [​IMG]
    Điện thế chuẩn dùng để so sánh được đưa vào chân số 6, điện thế cần so sánh đưa vào chân số 5 thì lúc này op-amp sẽ hoạt động dựa vào bảng trạng thái như sau:
    [​IMG]
    Theo sơ đồ mạch trên thì Vref được kỹ sư cài ở mức điện thế 1,24V, chú ý điện thế này được ổn áp dưới dạng diod zenner phân cực ngược (PR136 – PU104). Đối với điện thế cần so sánh Vin thì kỹ sư đã sử dụng cầu chia thế PR126 – PR133 để chuyển điện từ adapter VIN (19V) thành 1,7V cấp vào cho chân số 5 của op-amp PU102B. Nghĩa là, chỉ cần có điện thế cấp vào từ adapter thì mạch này tự động tạo ra tín hiệu PACIN ở mức cao. Điều này cũng nhắc chúng ta rằng: nếu điện thế đầu vào của adapter sau khi qua cầu chia thế PR126 – PR133 mà nhỏ hơn 1,24V thì mạch này sẽ làm cho tín hiệu PACIN ở mức thấp và điều này đồng nghĩa với việc mạch sẽ hoạt động như sau:
    [​IMG]
    Mosfet PQ109B ở trạng thái ngưng dẫn(vì Vgs=0V ), lúc này cặp điện trở PR106 – PR109 không còn đóng vai trò là cầu chia thế nữa và điện thế tại chân G của mosfet PQ103 bằng 19V, điều này làm cho mosfet PQ103 ở trạng thái ngưng dẫn vì:
    [​IMG]
    Khi mosfet PQ103 ngưng dẫn thì xem như không có điện thế nguồn đầu vào từ adapter.
    1.3 Mạch tạo hai tín hiệu ACOFF#

    [​IMG]
    Tín hiệu ACOFF# là đảo ngược của tín hiệu ACOFF thông qua cổng logic đảo, cổng logic đảo này được kỹ sư sử dụng transistor số PQ106. Tín hiệu ACOFF là do IO điều khiển:
    • Khi IO nhận diện có adapter thì IO sẽ điều khiển chân số 27 ở trạng thái mức thấp và lúc này điện thế phân cực VBE(PQ106)=0V, dẫn tới PQ106 ngưng dẫn, kéo theo tín hiệu ACOFF# = 19V. Lúc này, diod PD101 bị phân cực nghịch nên điện thế tại chân G của PQ109B vẫn ở mức cao để đảm bảo có điện thế chờ B+.
    • Khi IO nhận diện không có adapter thì IO sẽ điều khiển ACOFF = "1” ==> ACOFF# = "0” ==> PD101 phân cực thuận ==> điện thế tại chân G của PQ109B bằng 0V ==> mất nguồn điện thế B+ từ nhánh adapter.
    2. Phân tích nguồn đầu vào khi chỉ cắm PIN
    Dòng từ PIN sẽ chạy qua 2 cuộn dây PL3//PL4 tạo ra điện thế BAT, sau đó dòng tiếp tục chạy qua diod bên của mosfet PQ102 để tạo ra điện thế nguồn đầu vào B+ từ PIN.
    Lưu ý, khi chúng ta kích cho main chạy thì main sẽ rút dòng rất lớn, lúc này diod bên trong mosfet PQ102 sẽ chịu dòng rất lớn và PQ102 nóng lên dễ hỏng. Để giải quyết vấn đề này, kỹ sư thiết kế cho mosfet kênh P (PQ102) cũng phải tự động ở trạng dẫn trong trường hợp này, nghĩa là Vgs của PQ102 phải nhỏ hơn -2,4V. Theo sơ đồ mạch thì chân G của PQ102 phải thông mass và điều này chỉ xảy ra khi transistor số PQ106 ở trạng thái dẫn, việc điều khiển transistor số PQ106 là do tín hiệu ACOFF của IO(U27). Như vậy, khi IO nhận diện không có adapter thì IO sẽ điều khiển chân ACOFF ở mức cao, lúc này mạch điện sẽ đảm bảo nguồn từ PIN sang điện thế đầu vào B+.
    [​IMG]
    3. Phân tích nguồn đầu vào vừa cắm PIN vừa cắm ADAPTER
    Vấn đề đặt ra, khi gắng adapter không thì mạch vẫn tự động tạo ra điện thế nguồn đầu vào B+, khi gắng PIN không thôi thì mạch cũng tự động tạo ra điện thế nguồn đầu vào B+, nếu vậy chẳng lẽ gắng adapter và pin cùng lúc thì điện thế nguồn đầu vào B+ đều được nhận dòng cả 2 nhánh này. Nếu như vậy thì vô lý, vì theo yêu cầu thiết kế thì trong trường hợp này điện thế nguồn đầu vào B+ phải lấy từ nhánh adapter và khóa nhánh PIN. Nghĩa là, với mạch được thiết kế như trên là chính xác vì main đã chạy đúng như mong muốn và vấn đề là chúng ta hiểu chưa đúng về 2 mạch này?
    Như chúng ta đã biết, điện ra của adapter thường là 19V còn PIN thường 10V, chính điều này đã làm cho diod bên trong PQ102 phân cực ngược, nghĩa là đã khóa dòng chạy trực tiếp từ PIN qua PQ102. Ở đây còn 1 vấn đề chúng ta cần lưu ý:
    • Nếu lúc này IO điều khiển chân ACOFF ở mức cao thì rất nguy hiểm, vì mạch sẽ làm cho mosfet PQ102 ở trạng thái dẫn, tức là D và S thông nhau, khi đó dòng sẽ chạy từ nơi có điện thế cao sang nơi có điện thế thấp, hay nói cách khác là PIN lúc này sẽ luôn có dòng chạy vào.
    • Nếu IO điều khiển chân ACOFF ở mức thấp thì mạch hoạt động đúng như mong muốn, tức là mosfet PQ102 sẽ ở trạng thái ngưng dẫn vì Vgs(PQ102) = 0 > -2,4V. Như vậy, mạch đã khóa hoàn toàn đường PIN và điện thế nguồn đầu vào B+ chỉ lấy từ nhánh adapter.
    Nếu mạch đã khóa đường PIN hoàn toàn rồi làm sao máy chúng ta sạc PIN được nếu dung lượng của pin thấp hơn quy định đã thiết lập?
    Nguyên lý chung để giải quyết vấn đề này là main sẽ có 1 mạch điều khiển sạc PIN riêng.
    [​IMG]
    IC quản lý nguồn đầu vào và sạc PIN (PU101) sẽ xuất xung ra cặp chân HIDRV – PH – LODRV để kích cho cặp mosfet PQ108 – PQ110 và phối hợp với mạch LC (PL102 – PC115//PC116//PC131//PC136) để chuyển điện thế nguồn đầu vào B+(nhánh adapter) thành BATT và sạc vào PIN.
    Tuy nhiên, ở đây có câu hỏi đặt ra: chẳng lẻ lúc nào mạch này cũng hoạt động và cấp nguồn liên tục cho PIN? Trong khi đó theo thiết kế thì chỉ khi nào dung lượng PIN dưới mức thiết lập thì mới sạc PIN, nghĩa là mạch điều khiển PIN phải biết dung lượng thực tế của PIN. Để giải quyết vấn đề này thì chúng ta cần chú ý, bên trong PIN có 1 rom lưu thông tin về dung lượng pin và giao tiếp với bên ngoài thông qua 2 đường tín hiệu SMB_EC_DA1 và SMB_EC_CK1. Thường 2 đường tín hiệu này, kỹ sư sẽ đưa về IO hoặc IC sạc PIN hoặc cả hai, trong main này thì kỹ sư thiết kế đưa về IO.
    [​IMG]
    Nếu vậy thì IC sạc pin làm sao biết được dung lượng của pin để điều khiển xung? dựa vào phân tích trên, chúng ta thấy rằng chắc chắn phải có mối liên hệ giữa IO(U27) và IC sạc PIN (PU101) với các đường tín hiệu: FSTCHG, SUSP#, ADP_I, BAT_ID, IREF, STD_ADP.

    (Nguồn: Phan Tich Nguon Dau Vao HP CQ41)
    #8
  9. Đăng 11/4/15 #9

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Chào bạn,

    Bạn có thể xem nhiều dạng mạch kiểu này mà các kỹ sư của hãng DELL đã thiết kế cho LAPTOP từ năm 2001 - 2011.

    Tong Hop Mach Nguon Dau Vao Cua Hang DELL (2001 - 2011)

    Huân-chipset.
    #9
  10. Đăng 15/4/15 #10

    huan-chipset Sinh viên đại học

    Số bài viết: 28
    Đã được thích: 41
    Chào bạn,

    Bạn có thể xem nhiều dạng mạch kiểu này mà các kỹ sư của hãng HP đã thiết kế cho LAPTOP từ năm 2001 - 2010:
    TONG HOP MACH NGUON DAU VAO CUA HANG HP (2001 - 2011)

    Huân-chipset.
    #10

Chia sẻ trang này